加装导航
【51CTO.com原创稿件】芯片堆叠本事推动着摩尔定律抓续往前走，Integrity 3D-IC平台则提供唯一无二的系统策动功能，集成电热和静态时序分析(STA)加装导航，以及物理考证过程，助力兑现速率更快、质料更高的3D瞎想欺压，取得更高的坐褥后果。
在往日的半个世纪中，在摩尔定律的驱动之下，半导体芯片速即发展，策划力一直保抓着大跨度的发展。但是，跟着硅芯片已面对物理和经济资本上的极限，摩尔定律运行放缓了，半导体工艺升级带来的策划性能的擢升不成再像以前那么快了，每一代制程工艺的研发和锻真金不怕火需要的时候将越来越长。
为了擢升芯片性能，半导体行业一方面正在络续激动制程演进，另一方面则在络续探索、发展2.5D/3D堆叠、Chiplet(芯粒)等先进封装本事。近日，Cadence负责录用全新Cadence Integrity 3D-IC平台，这是业界首款齐全的高容量3D-IC平台，将瞎想策动、物理兑现和系统分析妥洽集成于单个经管界面中。
Cadence公司数字与签核行状部家具工程资深群总监刘淼
Cadence公司数字与签核行状部家具工程资深群总监刘淼在承袭记者采访时暗意，芯片堆叠本事推动着摩尔定律抓续往前走，Integrity 3D-IC平台则提供唯一无二的系统策动功能，集成电热和静态时序分析(STA)，以及物理考证过程，助力兑现速率更快、质料更高的3D瞎想欺压，取得更高的坐褥后果。
后摩尔时期，堆叠本事成为芯片发展趋势
这次媒体通常会上，刘淼当先共享了总共芯片行业的发展近况与改日趋势。刘淼暗意，芯片瞎想主要有四个档次：器件层、表率单元库+片上内存SRAM、Block层和系统层。要让摩尔定律延续下去，就要从两个不同的维度开赴，一是More Moore，即深度摩尔，即在介质和工艺上进行深度研发。
刘淼强调，仅从这一维度开赴，显著无法援救摩尔定律走下去，因为看不到资本的显赫缩短。因此，必须从More than Moore，即系统角度开赴，讹诈堆叠本事，擢升单元面积上的密度才智够让摩尔定律延续下来。
据了解，Cadence在多个小芯片(Multi-Chiplet)封装界限一经扶植了20多年，从1980年运行作念系统级封装，到2004年推出RF模块，再到2010年运行研发2.5D本事，一经具备非常锻真金不怕火的本事。
刘淼暗意，自2012年推出镶嵌式键桥本事之后，Cadence不仅支抓 FOWLP和Bumpless 3D集成，还提供先进Co-package，如能够把光和硅堆叠起来。这次负责录用的Integrity 3D-IC平台，能够让SoC(片上系统)瞎想和封装团队协同对系统进行优化，柬埔寨修车群还将瞎想策动、物理兑现和系统分析功能集成在单个经管界面中，简化了多种EDA器具的使用。
Cadence Integrity 3D-IC平台：妥洽的经管界面和数据库，兑现物理考证、电源、热仿真全过程经管
Cadence这次录用的Integrity 3D-IC平台，兑现了Cadence瞎想过程每个设施的器具整合，造成了数据无缝对接，里面器具系统闭环，收缩了芯片瞎想厂商的使用难度和资本。
刘淼暗意，Cadence的Integrity 3D-IC平台是其肤浅3D-IC处分决策的构成，同期集成了系统、考证及IP功能。据先容，该平台支抓Palladium Z2和Protium X2进行全系统功耗分析;基于小芯片的PHY IP互联;Virtuoso瞎想环境和Allegro封装本事的协同瞎想;集成化的IC签核索要和STA。通过Integrity 3D-IC平台，Cadence将我方的Virtuoso瞎想环境和Allegro封装本事兑现了数据库的妥洽，买通了里面器具互通瓶颈。
Integrity 3D-IC平台还集成了Sigrity仿真本事、Clarity 3D Transient Solver电磁场求解器及Celsius Thermal Solver热求解器，不仅能够进行系统级承接的3D策动，还不错展现齐全的系统级视图和Chiplet到PCB板的映射。
刘淼告诉记者，在Cadence Integrity 3D-IC平台款式上，中国团队作出了非常的孝顺。据先容，在该款式中，中国研发团队建议了Native 3D Partitioning(同构和异构裸片堆叠)决策，能够灵验地擢升3D堆叠下的PPA。该本事也体现了Cadence中国团队拓荒15年来积聚的本事实力。
除此以外，Integrity 3D-IC平台还支抓3D静态时序分析Tempus决策。比拟2D封装，3D-IC会显赫地擢升Corners数目，加大厂商考证难度和资本。Tempus的快速、自动裸片分析本事(RAID)不错将这一过程压缩至1/10。其3D exploration过程不错通过用户输入信息将2D瞎想网表径直生成多个3D堆叠场景，自动遴荐最优化的3D堆叠建立。另外，在系统级分析和签核过程上，Integrity 3D-IC平台能够进行时序分析、物理考证、电源和热仿真经管等过程。
刘淼暗意，Integrity 3D-IC平台是EDA行业发展的一大趋势，改日3D瞎想器具和东说念主工智能瞎想器具大约也将进一步整合，缩短芯片瞎想资本。
为不同应用场景提供更高的坐褥后果
Integrity 3D-IC平台适用于不同应用场景的芯片片，其面向超大范畴策划、消费电子、5G通讯、转移和汽车应用，相较于传统单一脱节的Die-by-Die瞎想兑现轨范，芯片瞎想工程师不错讹诈Integrity 3D-IC平台取得更高的坐褥后果。
刘淼暗意，诚然不同的应用有着不同的诉求，但存算一体化确定亦然一个主要的趋势，将会在改日的好多场景中得到应用。他暗意，现在好多AI公司正在研发存算一体化的芯片，其最大主义是让功耗不要糟践在传输当中，因此把存储和运算放在总共，不但能够提高后果，还能缩短功耗，这就需要Integrity 3D-IC平台进行支抓。此外，在通讯界限， HBM能够提供富裕的带宽，这亦然HBM接管2.5D的根底原因。
加装导航
据先容，现在包括中兴通讯 lightelligence等，齐一经是Cadence的客户。“唯有是在往2.5D标的走的企业，包括CPU、GPU公司，齐是Cadence的客户。”刘淼如是说。
【51CTO原创稿件，协调站点转载请注明原文作家和出处为51CTO.com】